(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-149424

(P2002-149424A) (43)公開日 平成14年5月24日(2002.5.24)

(51) Int.Cl.7		藏別記号	FI	ァーマコート*(参考)	
G06F	9/46	360	C 0 6 F 9/46	360B 5B013	
				360C 5B098	
	9/38	370	9/38	3 7 0 C	

審査請求 有 請求項の数29 OL (全 21 頁)

(21)出願番号	特願2001-265792(P2001-265792)	(71)出額人	390009531
			インターナショナル・ビジネス・マシーン
(22) 出験日	平成13年9月3日(2001.9.3)		ズ・コーポレーション
			INTERNATIONAL BUSIN
(31)優先権主張番号	09/656582		ESS MASCHINES CORPO
(32) 優先日	平成12年9月6日(2000.9.6)		RATION
(33)優先権主張国	米国 (US)		アメリカ合衆国10504、ニューヨーク州
			アーモンク (番地なし)
		(74)代理人	100086243
			弁理士 坂口 博 (外2名)

最終頁に続く


(54) 【発明の名称】 共有コプロセッサ・リソースに対する複数の論理インタフェース

(57)【要約】 (修正有)

ル・プロセッサ・ユニット (PPU) とコプロセッサと の通信効率を上げる。 【解決手段】 組み込みプロセッサ複合体は複数のプロ トコル・プロセッサ・ユニット (PPU)を含む。各ユ ニットに少なくとも1つの、好適には2つの個別に機能 するコア言語プロセッサ (CLP) が含まれる。各CL Pは、各PPUに用いられる複数の専用コプロセッサと の論理コプロセッサ実行/データ・インタフェースを通 してデュアル・スレッドをサポートする。操作命令によ り、PPUが待ち時間の長いイベントと短いイベントを 識別し、この識別をもとにスレッド実行の優先順位を制 御し切り替える。また操作命令により、指定された特定

のイベントの発生時または非発生時、特定のコプロセッ サ・オペレーションの条件付き実行が可能になる。

【課題】ネットワーク・プロセッサにおいて、プロトコ



【特許請求の範囲】

【請求項1】ネットワーク・アロセッサのプログラミング機能を削する組み込みプロセッサ複合体のオペンションであって、該プロセッサ複合体は、複数のプロトコル・プロセッサ・ユニット(PPU)を含み、各PPUは少なくとも1つのコプ言語プロセッサ(CLP)を含み、各CLPは少なくとも2つのコード・スレッドを持ち、各PPUは中党の対策のタスクを実行する上で有用な複数のコプロセッサ及び複数の論理コプロセッサ・インタフェースを利用し、各CLPと該コプロセッサ前のアクセスを実現する。オペレーション、

【請求項2】前記コプロセッサは、各CLPの複数のコード・スレッドをサポートする専用コプロセッサを含む、請求項1記載のオペレーション。

【請求項3】前記コプロセッサは、ツリー検索コプロセッサ、チェックサム・コプロセッサ、ストリングコピー・コプロセッサ、エンキュー・コプロセッサ、データストア・コプロセッサ、たのドリン・コプロセッサを含むグルーフから選択を社る、請求項1記載のオペレーション。

【請求項4】複数のスレッド間の優先順位を確認するためコプロセッサ実行インタフェース・アービタを含む、 請求項3計載のオペレーション。

【請求項5】データ・スレッド間の優先順位を確認する ためコプロセッサ・データ・インタフェース・アービタ を含む。請求項3記載のオペレーション。

【請求項6】各スレッドと少なくとも1つのコプロセッサ間にFIFOバッファを含む、請求項3記載のオペレーション

【請求項7】前記FIFOバッファは各スレッドと前記 カウンタ・コプロセッサの間にある、請求項6記載のオ ベレーション。

【請求項8】前記FIFOバッファは各スレッドと前記 ボリシ・コプロセッサの間にある、請求項6記載のオペ レーション。

【請求項9】ネットワーク・プロセッサのプログラミング機能を制御する組み込みプロセッサ複合体を含むネットワーク処理システムであって、該複合体は複数のプロトコル・プロセッサ・ユニット(PPU)を含み、各PPUは.

それぞれ少なくとも2つのコード・スレッドを持つ少な くとも1つのコア言語プロセッサ(CLP)と、

前記システムの特定のタスクを実行する複数のコプロセッサ及び該コプロセッサのリソースにアクセスし各CL Pと共有する複数のコプロセッサ・インタフェースと、 を含む、システム。

【請求項10】前記コプロセッサ・インタフェースは、 各CLPのコード・スレッドをサポートすることにのみ 用いられる、請求項9記載のネットワーク処理システ ム。 【請求項11】前記コアロセッサは、ツリー検索コアロ セッサ、チェックサム・コアロセッサ、ストリングコピ ・・コアロセッサ、エンキュー・コアロセッサ、データ ストア・コアロセッサ、CABコアロセッサ、カウンタ ・コアロセッサ、及びポリシ・コアロセッサを含むグル ーアから選択される、請求項10記載のネットワーク処 理システム

【請求項12】各スレッドと前記コプロセッサのうち少なくとも1つの間にFIFOバッファを含む、請求項10記載のネットワーク処理システム。

【請求項13】前記FIFOバッファは各スレッドと前 記カウンタ・コプロセッサの間にある、請求項12記載 のネットワーク処理システム。

【請求項14】前記FIFOバッファは各スレッドと前 記ポリシ・コプロセッサの間にある、請求項12記載の ネットワーク処理システム。

【請求項15】前記CLPのスレッドにより実行される 特定の操作命令を含み、該実行の結果、コプロセッサ・ オペレーションを制御するコマンドが得られ、該コマン ドは前記CLPとコプロセッサ間のインタフェースを流 れる。請求項9計動のネットワーク処理システム。

【請求項16】前記命令は、特定のコプロセッサ・オペ レーションの条件付き実行を可能にするように働く、請 求項15記載のネットワーク処理システム。

【講家項17】前記命令により、前記システムが、特定 のコプロセッサ・コマンドに応答してデータにアクセス するための予想在答時間に停って、特や時間の長いイベ ントと待ち時間の短いイベントを識別し、アクティブな スレッドの実行が持ち時間の長いイベントとより中断し たときに他のストッドにフル制御を与えるか。またはア クティブなスレッドの実行が待ち時間の短いイベントに より中断したときに他のスレッドに一時的前個を与え 、講家項15世のカットで一時的前個を与える。 、請求項15世のカットアーク期間システム。

【請求項18】複数のプロトコル・プロセッサ、ユニット(PPU)を含む組み込みプロセッサ後合体内の命令の実行を制御する方法であって、該プロトコル・プロセッサ・ユニットはそれぞれ少なくとも1つのコード・スレッドを持ち、該方はは、該PPUに対する特別のクスクを実行するため、各PPUによる複数のコプロセッサの使用、及び該コプロセッサと各CLP間のアクセスを提供する複数の油プコフロセッサ・インタフェースの使用を含む、方法。

【請求項19】前記PPUの複数のコード・スレッドを サポートする専用コプロセッサの使用を含む、請求項1 8記載の方法

【請求項20】前記コプロセッサの1つ以上は、ツリー 検索コプロセッサ、チェックサム・コプロセッサ、スト リングコビー・コプロセッサ、エンキュー・コプロセッ サ、データストア・コプロセッサ、CABコプロセッ サ、カウンタ・コプロセッサ、及びポリシ・コプロセッ サを含むグループから選択される、請求項19記載の方

【請求項21】実行スレッド間の優先順位を確認するためコプロセッサ実行インタフェース・アービタが用いられる、請求項20記載の方法。

【請求項22】データ・スレッド間の優先順位を確認するためコプロセッサ・データ・インタフェース・アービ タが用いられる、請求項20記載の方法。

【請求項23】各スレッドと前記コプロセッサのうち少なくとも1つの間にFIFOバッファを提供するステップを含む、請求項20記載の方法。

【請求項24】前記FIFOバッファは各スレッドと前 記カウンタ・コプロセッサの間にある、請求項23記載 の方法。

【請求項25】前記FIFOバッファは各スレッドと前 記ポリシ・コプロセッサの間にある、請求項23記載の 方法。

【請求項26】前記CLPにより実行される特定の操作 命令を提供するステップを含み、該実行の結果、コプロ セッサ・オペレーションを制御するコマンドが得られ、 該コマンドは前記CLPとコプロセッサの間のインタフ ェースを済れる。請求項18 記載の方法。

【請求項27】前記操作命令により特定のコプロセッサ ・オペレーションの条件付き実行が可能になる、請求項 26記載の方法。

【請求項28】前記実行は直接的または間接的である、 請求項27記載の方法。

【請求項20】 前記システムが、特定のコプロセッサ・ コマンドに関する子測応答時間に従って、待ち時間の長 いイベントと待ち時間の短いイベントを強刺し、アクティブなスレッドの実行が待ち時間の長いイベントにより 中断したときに他のスレッドにフル制御を与えるか。ま たはアクティブなスレッドな子が待ち時間の遅いイベントにより中断したときに他のスレッドに一時的制御を ラえる、命令を提供するステップを含む、請求項18記 載の方法。命令を提供するステップを含む、請求項18記 載の方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】 本発明は、ネットワーク・ア ロセッサ・システムに関し、特に1つ以上のアロトコル ・アロセッサ・エニット (PDU) を含む組み込みアロ セッサ複合体に関する。アロセッサ装置内でPPUと複 数のコアロセッサを相互接続するインタフェースを通し て、それらの間でデータや命令を転送するため、PPU ととよくは繋のつアロセッサが相いられる。

[0002]

【従来の技術】ネットワーク・プロセッサのプログラミング機能を実現し、これを制御するためプロトコル・プロセッサ・ユニットが用いられていることは周知の通り

である。同様に、コンピュータ・システム処理複合体アーキテクチャを選請する際に、PPUとともにコプロセッかが用いられることも一部的になっている。リアルタイム処理を必要さする処理イベントの遅れは、システム作能に直接影響を与える問題である。PPUによりタスタで割当てることとはよって、コンピュータ・システムの効率と性能を上げることができる。PPUがコプロセッサと効率は、通信することが重要である。この通信を改良し続けることが変あられる。

[0003]

【発明が解決しようとする課題】本発明の目的は、1つ 以上のゴア言語がコセッサ (CLP)を含み、各CLP が譲数のスレッドを持ち、論理コプロセッサ・インタフェースを通して特別タスク・コプロセッサに指示を与え るプロトコル・プロセッサ・ユニット (PPU)を使用 することである。

【0004】本売明の他の目的は、共有コプロセッサ・ リソースにアクセスするため(プログラマから見て)接 数の倫理コプロセッサ・インタフェースを使用すること である。コプロセッサ・リソースは、PPU内の複数の 処理スレッドにより共有されることがあり、複数のPP U間で1つのコプロセッサ・リソースが共有されること もある。

【0005】本売明の他の目的は、PPUとそのコアロ セッサのインタフェース階で有効になる特定の接件に関 する。この操作の1つは、コプロセッサ命令を条件付き で実行する機能である。これは特にカウンタ・コプロセ ッサで有効であるが、一般には他のコプロセッサにも適 用できる。コプロセッサ・インタフェースは、特定のコ プロセッサ・コマンドに関する子測に窓時間に終って、 待ち時間の長いイベントと短いイベントを識別する機能 を持つ。この適別により、スレッドを実行する仮先順位 が翻撃される。

【〇〇〇〇】本発明の他の目的は、これまでのコプロセ ッサ・インタフェースに比べてフレキシビリティと効率 が向上したコプロセッサ・インタフェースを提供するこ とである。

100071

【課題を解決するための手段】以上の目的は、他の目的 を含めて、以下に述べるようにして達成される。

【0008】ネットワーク・プロセッサのプログラミン 学機能を制御する組み込みプロセッサ複合体の動作について説明する。プロセッサ機合体は、複数のプロトコル ・プロセッサ・エニット(PPU)を含み、PPUはそ れぞれ1つ以上のコア言語プロセッサ(CLP)を含 む。CLPはそれぞれ複数のコード・スレッドを持つ。 各PPUが、PPUに対して特定のタスクを実行する上 で有用な複数のコプロセッサを利用する。複合体は、複 数の論理プフロセッサ・インタフェースを使用し、CL Pとの共有コアロセッサ・リソースにアクセスする。C LPにより特定の動作命令が実行され、これによりコア ロセッサにコマンドが送られる。これらの命令の1 態様 は、特定のコプロセッサ命令の条件付き実行を可能にす ることである。命令は、特定のコプロセッサ・コマンド に関する予測に答時間に従って、待ち時間の長いイベント と短いイベントを識別することができる。これにより 複合体は、処理されている待ち時間の長さとタイプに応 じて、制動をスレッドからスレッドへ切り替えることが できる。

[00009]

【発明の実験の形態】本売明については、ネットワーク ・プロセッサのブログラシン月間能を提供、制飾する埋 め込みプロセッサ複合体の文脈で説明する。複合体の実 施形線は通常、ハードウェア・アクセラレータと連携し で高速パターン検索、データ接性、内部チップ管理機 能、フレーム解析、及びデータのプリフェッチをサポートする8つのメイン処理ユニットまたはプロトコル・プ アセッサ・ユニット(PPU)を含む。各PUはそれ ぞれ構造コンポーネントとを分、構造コンポーネントは 2つのCLPと、少なくとも1つ、好適には数側の専用 大寿コプロセッサ・ユニット。のインタフェースを含 ***

【0010】各コプロセッサ・ユニットは、特定のネッ トワーク・タスクを実行することができる。メイン処理 ユニットは、記憶プログラムの一連の命令を実行する。 コプロセッサ・ユニットはそれぞれ、該メイン処理ユニ ットを担当し、メイン処理ユニットの制御下で特定のタ スクを効率よく実行するようにされる。メイン処理ユニ ットと各コプロセッサ・ユニットのインタフェースによ り、次の機能のうち1つ以上が有効になる。各コプロセ ッサ・ユニットの様成。各コプロセッサ・ユニットによ り完了する特定のタスクの起動、各コプロセッサ・ユニ ットに関するステータス情報へのアクセス、及び各コプ ロセッサ・ユニットにより完了する特定のタスクに関す る結果を返す手段の提供である。メイン処理ユニットと コプロセッサ・ユニットはそれぞれ1つ以上の専用レジ スタを含む。インタフェースは、専用レジスタを該メイ ン処理ユニットとコプロセッサ・ユニットから共通アド レス・マップにマップすることができる。

【0011】各PPUはそれぞれ1つ以上のコア言語ア ロセッサ(CLP)及び製備の専用コプロセッサを含 む。PPUに複数のCLPが含まれるとき、コプロセッ サはCLP間で共有される。

【0012】各CLPはそれぞれ1つの演算論理ユニット(ALU)を含み。2つのコード・スレッドをサポートする(PPU毎に合計4つのスレッド)。CLPとコプロセッサは、スカラ・レジスタとアレイ・レジスタを含む専用レジスタの個別コピーを格納する。特定のコプ

ロセッサは、CLPからコプロセッサのアレイ・レジス ややスカラ・レジスタへのコプロセッサ・コマンドの転 送を調整するFIFOバッファを含む。CLPは一度に 1つのスレッド・コマンドのみ実行する。プログラマか ら見ると、各スレッドはそれぞれ自体のコプロセッサの たはコプロセッサ・セットに見える。コプロセッサのほ とんどは、専用機能を実行し、相互に並行して、またC LPとともに動作することができる。

【0013】PPUの制卵配物は、通常、内部メモリと 外部メモリの胸方により与えられる。例えば即時アクセ スには内部SRAMを、高速アクセスには外部ZBT SRAMを、大容量が求められる場合にはDDR SD RAMを使用できる。

【0014】図1に、ツリー検索エンジン12、チェックサム・コプロセッサ20、ストリング・コピー・デーセー・ファーセッサ22、エンキュー・コプロセッサ24、データストア・コプロセッサ26、制御アクセス・バス・コプロセッサ38、カウンタ・コプロセッサ30、及びポリシ・コプロセッサ32を含む異個のコプロセッサとのデータ・インタフェース16を維持するプロトコル・プロセッサ・ユニット(PPU)10を示す。

【0015】PPUは、コア言語プロセッサ(CLP)
のペア34及び36を含む、各CLPに命令フェッチ・
デコード/実行ユニット、複数の専用レジスタ、汎用レ
ジスタ、及び2つのスレッドが含まれる。コプロセッサ
実行インタフェース(CPEI)アーピタ40は、2つ
のCLPとコプロセッサ間で命令を調停する。コプロロセッサ・データ・インタフェース(CPDI)アーピタ4
2は、コプロセッサとCLP34及び36間で通信の優
先順位を確認する。CLPの命令は全6命分メモリ(図
1には示していない)に保存される。

【0016] CLP#1 34は、バス46を通してハードウェア・クラシファイア (classifier) からの適信 を受信する、ハードウェア・クラシファイアは、ディス パッチャからの刺激を身え、新しいパケットの処理を開始する。CLPは、命令メモリからのフェッチ命令をバス48を通して送り、新しいパケットを処理する。同様にCLP36は、バス50を通してハードウェア・クラシファイアから分類結果を受信し、バス52を通して命令メモリ・インクフェースとツードウェア・クラシファイアはPP Uの外緒により、図1にでいない。

【0017】エンキュー・コアロセッサ24はバス60 を通して外部完了ユニット(図示せず)に命令を送る。 データストア・コアロセッサ26は、データをバス62 を通して入口データストア・インタフェースに、または バス64を通して出口データストア・インタフェースに 送る。制御データのフローは、バス68を通して外部別 御アクセス・バス・アービタ(図示せず)により調酔さ いるデータがバス70を通して流れている間にCABア ービタ68上で行われる。データ・アクセスはバス70 を通して入力または出力される。カウンタ・コプロセッ サ30とポリシ・コプロセッサ32はそれぞれ、カウン タ・マネージャとポリシ・マネージャへのアクセスを、 それぞれバス72及び74を通して提供する。 【0018】図2に、本発明に従った2つのCLPの他 の詳細を示す。各CLPはそれぞれ汎用レジスタ80と 専用レジスタ82を含む。これら専用レジスタは複数の スカラ・レジスタ84とアレイ・レジスタ86を含む。 また命令フェッチ/デコード/実行の機能88も含む。 【0019】処理複合体は次のコンポーネントを含む。 複数のプロトコル・プロセッサ・ユニット。好適な実 施例では、サーバが8つのプロトコル・プロセッサ・ユ ニット (PPU) を使用する。各PPUに、複数 (図で は7つ)のコプロセッサを共有する1つ以上のCLPが 含まれる。PPUは、フレームを転送し、テーブルを更 新し、ネットワーク処理ユニットを維持するためのコー

【0020】CLPは、共通命令メモリに保存されたコ

ドを実行する。

れる。アクセスの調整は、書込まれているか読取られて

ードを並行して実行する。各CLPはコアと3ステージ のパイプライン、16のGPR(汎用レジスタ)、及び ALU(演算論理ユニット)を含む。コプロセッサは操 作を互いに並行して、またCLPと並行して実行するこ とができる。コプロセッサは、CLPとインタフェース を取る際、基本CLP命令とレジスタ・モデルを拡張す る。各コプロセッサのコマンドは新しいアセンブラ・ニ ーモニックとして現れ、コプロセッサのレジスタは、C LPプログラマから見て新しいスカラ・レジスタ、及び アレイ・レジスタとして現れる。アレイ・レジスタの一 部は共有メモリ・プール44に位置する。コプロセッサ はCLPと非同期に実行可能である。これによりCLP は、コプロセッサがコマンドを実行している間に命令の 処理を続けることができる。CLPは、待機命令により コプロセッサのコマンド実行が完了するまで待機する。 【0021】命令メモリ56は通常、8つの組み込みR AMで構成される。これらは、初期化時にロードされ、 フレームを転送し、システムを管理するプログラム命令 を格納する。命令メモリは、データ転送タスク、管理ト ラフィック、及び制御タスクのため16Kの命令を保持 する 【0022】ディスパッチャ・ユニット。これはスレッ ドの使用を管理し、新しいフレームをフェッチしアイド ル・スレッドにディスパッチする。データ・フレーム は 次に使用できるPPUにディスパッチされる。これ によりアップ/ダウン・ディスパッチャ・キュー(11D -GDQ, up-GCQ, dn-GRO/1, dn-G

BO/1、及びdn-GCQ)からフレーム・アドレス

のエンキューが解除される。エンキュー解除の後、ディ

スパッチャ・ユニットはアップ/ダウン・データストア (DS) からフレーム・ヘッダの一部を読取り、これを 技有メモリ・アール4 4に保存する。CLPがアイドルになるとすぐ、ディスパッチャ・ユニットがコード命令 アドレス (CIA) 等の対応する制御情報をバス46まの だよ50を介化てCLPに渡す。ディスパッチャは別が、ズス58を使用してヘッダ情報を共有メモリ・アール44に送る。ディスパッチャはまたタイマと判込みを処理するため、それらの機能の作業を利用できるスレッドにディスパッチャる。

【0023】ツリー検索メモリ(TSM)アービタ11 0。内部と外部に複数の共有メモリ位置があり、各CL Pから利用できる。このメモリは実有されるので、アー ビダはメモリ・アクセス制部に用いられる。 TSMはコ ードによって直接アクセスでき、例えばTSMにルー イング・テーブルを保存するため使用できる。またTS Mは、ツリー検索時にTSE12によりアクセスされ

【0024】完了ユニット(CU)。完了ユニットは2 つの機能を実行する。第1に、CLPとUp/Dn E DS (エンキュー、エンキュー解除、及びアイランドの スケジュール (Schedule Island) のインタフェースを 取る。EDSはエンキュー操作を実行し、これによりフ レーム・アドレスがFCBPageと呼ばれるパラメー タとともに転送キュー、砂薬キュー、またはディスパッ チャ・キューにエンキューされる。ターゲットが転送キ ューのとき、ハードウェアにより構成されるフロー制御 機構によって、フレームを転送キューにエンキューする か、破棄キューにエンキューするか確認される。第2 に、完了ユニットはフレーム・シーケンスを保証する。 同じフローに属するフレームは複数のスレッドによって 処理される可能性があるので、それらのフレームがUp /Dn転送キューに正しい順序でエンキューされるよう な予防措置が必要である。完了ユニットは、フレーム・ ディスパッチ時にハードウェア・クラシファイア54に より生成されるラベルを使用する。

【0025】ハードウェア・グラシファイア、これはディスパッチ・ユニットと PPUの間のデータ・パスに置かれる。分類を行い、宛先スレッドに情報を推供する。 Upフレームの場合、ハードウェア・グラシファイア・
シントがフレーム・フォーマットの周知のケースについて分類を行う。分類結果は、フレーム・ディスパッチの間、CIA (コード命令アドレス) 及び4つの母PR
(汎用レジスタ)の内容の形でCLPに渡される。Dnフレームの場合、ハードウェア・グラシファイア・アシストが、フレーム・ヘッグに応じてCIAを確認する。
Dn両方のフレーム・ディスパッチでは、フレーム・シーケンスを維持するため完了ユニットにより用いられるラベルを生態する。 【00261 Up/Dn \vec{y} \rightarrow y \neq y \Rightarrow y \Rightarrow

【0027】制御アクセス・バス(CAB)アービタと WEBWatchインタフェース。CABアービタはC ABへのアクセスをスレッド間で割停する。スレッドは 全て、CABコプロセッサ28を通してCABにアクセ スすることができる。これによりアロセッサ・ユニット にある全でのメモリ及びレジスタの機能にアクセスでき る。またどのスレッドも、全ての構成領域を変更または 説取ることができる。CABは、プロセッサ・ユニット のメモリ・マッアと考えることができる。

【0028】CABWatchインタフェースは、3つのチップI/Oを使用して、チップ外部からCAB全体へのアクセスを提供する。

【0029】デバッグ、例込み、シングル・ステップ制 例。CABにより、GCHスレッドまたはCABWat chが各スレッドを制御することができる。例えばGF HスレッドまたはCABWatchがCABを使用して、シングル・ステップ架行モードで選択されたスレッ ドを実行することができる。

【0030】コア言語プロセッサ(CLP): ネットワーク・サーバは、そのアーキテクチャで数種類のCLPを利用する。CLPの種類は、それぞれ特定の機能を処理するようにプログラムされる。

【0031】GDHは、汎用データ・ハンドラで、主に ウレームの転送に用いられる。通常、GDHはそれぞれ 専用制御プロセッサを持つ、制御プロセッサを使用する。シ ステムに必要なCLPの放は一般に、パフォーマンス詳 値によりまかれる。アーキテクチャと精査は完全にス ケーラブルであり、シリコン領域によってのみ制限され る。CLPの数が増えると、シリコン領域に含まれるア ービタと倫々なよりがたちくなり。

【0032】管理セル・ハンドラ(GCH)のハードウ エアはGDHと同じであるが、管理フレームはGCHに よってのみ処理できる。GCHがデータ・フレームも処 理するようになっている場合はWeb(CLP対応レジ スタ)上でアログラミングできる(その場合GDHの役 割を担う)。GCHは、アリーの挿入や削除を行うた め、GDHハードウェア・アシストにはないハードウェ アを含む。GCHは、管理セル関連コードの実行、エ ジングのようなチップ、アリー管理関連コードの実行、エ 及びCPや他のGCHとの制御情報の交換に用いられる。そのような実行タスクがない場合、GCHはフレーム転送関連コードを実行し、その場合はGDHと全く同 とように動作する。

【0033】汎用プロセッサ・ハンドラ(GPH)。こ のプロセッサは、Power PCに接続されるハードウェア・ メールボックスにアクセスする。RIT1/2にはPowe ア PCはないので、GPHはGDHと全く同じように動作 する。

【0034】規用ツリー・ハンドラ(GTH)には、ツ リーの挿入、ツリーの削除、及びローフの管理を行うた め、GDH及びGCHハードウェア・アシストにはない ハードウェアがある。GTHは、GPQにツリー管理コ マンドを含むフレームがないときデータ・フレームを処 理する。

【0035】図2を参照する。CLP#1 34は、命 令フェッチ・デコード/実行エニット88、汎用レジス タ80、及びスカラ・レジスタ84とアレイ・レジスタ 86が含まれる専用レジスタ82を含む。CLP#2 36も同種のコンポーネントを含む。

【9036】CLP34は、2つの命令を除いて、その 乗行ユニット102内で命令を完全に実行する。2つの 例外は、図4の直接/間接コプロセッサ実行命令417 である。これら2つの命令は、接続されたコプロセッサ のうち1つでコマンド処理と開始する。コプロセッサは コマンドを互いに並行して実行でき、またCLP内の命 令処理と並行して実行でき、CLP命令にコプロセッ サがかかわるときは、コプロセッサを示すの乃至15の範 側のの4ビットの数が指定される。

【0037】共有メモリ・プール:

4Kバイトの共有メモリ・アール・イ 4Kバイトの共有メモリ・アール44は、コプロセッサ の少なくとも一部に対するアレイ・レジスタを保持す る。PPUで動作する全てのスレッドにより用いられ る。各スレッドにより1Kバイトが用いられ、次の領域 に分けられる。FCBpage(エンキュー・コプロセ ッサのアレイ・レジスタと見なされる)、データ・フェ ッチ、スクラッチ・メモリ領域(CLPのアレイ・レジ スタと見なされる)、及びシステム領域である。アール はスレッド数に応じて、等しいセグメントに分けられて いると見なさことができる。各セグメントでは、アドレ ス・スペースがCLP及びアレイ・レジスタを必要とす るを種コプロセッサのアレイ・レジスタと分けられる。 アールのアドレス・ラインのうち 2つは、どのCLPが 卵される。どのスレッドがアクティブかに応じて駆 輸出れる

【0038】PPUコプロセッサ:コプロセッサはそれ ぞれ専用ハードウェア・アシスト・エンジンであり、コ アに組み込まれた場合は、大量の直列化コードを必要と するような機能を実行する。コプロセッサはCLPと並 列に動作し、IPへッダの変更、フロー制御アルゴリス ムに用いられるフロー情報の維持、CABを介した内部 レジスタへのアクセス、フロー制御及び電路部プロッ ク(MIB)のカウントの維持(標準とプロアライエタ リ)、転送されるアレームのエンキュー等、データの移動に用いられる機能を提供する。プロセッサはそれぞ れ、他に明記しない限り、PPUの各スレッドに対する スカラ・レジスタとアレイのセットを維持する。 スカラ・レジスタとアレイのセットを維持する

【0039】東び国2を参照する。PPU10は2つの コア言語プロセッサ34、36と接続された数個のコア ロセッサ12、20、22、24、26、28、30及 び32を含む。これらのコプロセッサは、高速パターン 検索、データ操作、内部テップ管理機能、フレーム解 析、及びデータ・フェッチ等、特定のネットワーク処理 タスクについてハードウェア・アクセラレーションを実 現する。

【0040】以下、各種コプロセッサとその機能につい て説明する。

【0041】ツリー検索コプロセッサ:ツリー検索エン ジン (TSE) コプロセッサ12には、コプロセッサ議 別子2が割当てられる。TSEは、ツリー管理とアービ タ110を介したツリー検索メモリへの直接アクセスに 関するコマンドを持つ。LPM(可変長の一致を必要と する最長プレフィックス一致パターン)、FM(正確な 一致のある固定サイズ・パターン) 及びSMT(範囲 またはビット・マスク・セットを定義するパターンを伴 うソフトウェア管理ツリー)の検索を行うアルゴリズム を持ち、フレームの転送、及び変更情報を取得する。コ プロセッサ識別子1が割当てられるデータストア・コブ ロセッサ26は、フレーム・データの収集、変更、また はネットワーク・プロセッサのフレーム・データ・メモ リ112への導入に用いられる。本発明に有用なツリー 検索のアーキテクチャや動作の詳細については、米国特 許出題ドケット番号RAL9990139、同RAL9 990140、及びRAL9990141を参照された W.

【0042】チェックサム・コプロセッサ:従来のチェックサム・コプロセッサ20は、インターネット・チェックサムを計算するため提供されるアルゴリズムを使用してチェックサムを計算し機能する。その際、ハーフワード・チェックサム結果を返す。次のコマンドを使用できる。

- チェックサム生成、及び
- チェックサム確認

【0043】コマンドの結果は果算スカラ・レジスタと ステイク・スカラ・レジスタに置かれる。果なスカラ・ レジスタは、チェックサム計算の結果を格補し、ステイ ク・スカラ・レジスタは、チェックサムに含まれる最後 のハーフワードに続くバイト位置を格納する。チェック サム・コプロセッサのデータは共有メモリ・プールに置 かれる。

【0044】コプロセッサに対するコマンドは次のオプションを含む。

1) 「Pへッダ: IPへッグが指示されたとき、レイヤ 3へッグの開始位置(つまりステイク)が破される。ハ 下りなアが、ヘッグ長フィールドから IPへっから さを確認し、この値を長さスカラ・レジスタにロードす る。チェックサんを生成する際、現在のチェックサムを 格制したハーフワードの代わりに Oの能が用いられる。 2) データ・ブロック: 共年水モリ・ブールにあるデータは、データのブロックとして処理され、チェックサム を出成または確認することができる。共有メモリ・ブールの開始位置及び兵法が渡される。メータのブロックを確認する際、チェックサムは果 第 スカラ・レジスタに置 かれる。データのブロックをチェックする際、チェック サムは果着レジスタに置かれている。

【0045】エンキュー・コプロセッサ:エンキュー・ コプロセッサ24は2つの機能を提供する。

1) ロードにより、ワーキングドC PP a g e と呼ばれ、アップ/ダウンド C PR ページを作成するため問いられる256 ビット・レジスタ、F C B (フレーム制度プロック) ページを作成することができる。レジスタは、フレームをEDS (エンキュー、デキュー・/スケジューリング) アップまたはE DS ダウンでエンキュー・するため必要定金をつか・ラメークを指摘する、レジスタに指摘されるパラメータの例として、アップのF C B アドレス、ターゲット・バート番号、フレーム変更情報、及び次ループ I D等がある。

CLPと完了ユニット(CU)のインタフェースを 提供する。CUはCLPから独立して動作するが、CL Pプロセッサ毎にReady FCBPageというレ ジスタを格納する。レジスタは、エンキューの後、CU にコピーされ、その後、エンキューはエンキュー・プロ セッサにより引き継がれる。その際、CLPが解放され て次のフレームが処理される。EQはそのレディ・ビッ ト(?)を設定する。ただし、CUのReady FC BPageが空でない場合、EQは、EQレジスタが空 になるまでCLPからCUへの転送をブロックし、その 後転送を可能にする。エンキュー・コプロセッサは、ス レッドと完了ユニットの間のインタフェース及び共有メ モリ・プールに維持されるFCBPageの使用を管理 する。各スレッドに3つのFCBPage位置があり、 フレームに関するエンキュー情報をそこに維持すること ができる。ページのうち2つは、連続したエンキュー間 で2つのページをスワップすることによって、完了ユニ ット・インタフェースに対するパフォーマンスを改良す るため用いられる。スレッドに対して書かれるアセンブ リ言語コードは、ハードウェアによって管理されるので これら2つのページを区別しない。3番目のページは、

コードにより新しいフレームを作成できるようにするためスレッドにより用いられる。この例として、学習のための管理トラフィック (guided traffic for learnin g) の作成がある。これはGTHスレッドにより実行されるように再エンキューされる。

【〇〇46】CLPスレッドがエンキュー・コマンドを発行すると、FCBPageは使用中と指示される。他の位置が使用できる場合は、エンキュー・コフロセッサからの応答を修たずに新しいフレームがスレッドにディスパッチされる。完了ユニットは、エンキュー・コプロセッサを通じて共有メモリ・ブールからFCBPageをフェッチし、これをEDS(エンキュー・コマンドにより完全はAJUまたは出口)に提供する。これが起こるとFCBPageはフリーと指示される。両方のFCBPageが使用中と指示された場合、第3のフレームは起動できない。

【0047】エンキュー・コプロセッサでは次のコマンドがサポートされる。

・エンキュー入口 (ENQUP) は、完了ユニットを介 して入口フロー制御/スケジューラにエンキューする。 ・エンキューエロ (ENQDN) は、完了ユーットを介 して出口フロー制御/スケジューラにエンキューする。 ・エンキュー・クリア (ENQCLR) は、現在のFC BPageをクリアする(全フィールドを0に設定する)。

【0048】データストア・コプロセッサ:このコプロセッサ26は次の機能を実行する。

1) アップ・データストア及びダウン・データストアと のインタフェースを取る。

タイマ・イベントのディスパッチまたは割込みのとき構成情報を受信する。

3) フレームのチェックサムを計算する。

このコプロセッサは通常、320バイトのデータ・バッファ及びそれぞれ128ビットのワード8個のメモリを含む。

【0049】フレーム・データはデータストア・コプロ セッサを通じてアクセスされ、メディアから受信された フレームを格納する入口データストアと、パケット・ル ーティング・スイッチから受信され再アセンブルされた フレームを格納する出口データストアとのインタフェー スが取られる。また、タイマ・イベントのディスパッチ や朝込みひとき構成情報を信含れる。

【0050】データストア・コプロセッサは、共有メモ リ・アールで定義されたアレイを使用する。アレイはデ ータアールであり、8つのウォドワード及だ2つのスク ラッチ・アレイを保持でき、スクラッチ・アレイの1つ は8つのクォドワード、もう1つは4つのウォドワード を保持する。データストア・コブロセッサには、入口、 出口のデータストアとの間のアレイ内容の設取り、書込 のの側側に用いられる別のスカテ・レジスタが維持され る。データストア・コプロセッサによりサポートされる スレッド毎に、アレイとスカラ・レジスタの1セットが 定義されている。

【0051】これら共有メモリ・アールのアレイは、データストア・コアロセッサの作業領域になる。データストアを直接強限りまたはそこに直接書込む代表りに、大量のアレーム・データがデータストアからこれら其有メータリ・アールのアレイに誘致られるか、または大量のデータがこれらアレイからデータストアに書込まれる。転送単位はクォドワードであり、クォドワードは16パイトとして定義される。

【0052】データストア・コプロセッサには次のコマンドを使用できる。

1)出口データストア書込み(WRDNDS):CLPにより出口データストアへの書込みができる。書込みは クォドワード単位の倍数でのみ発生する。データはデータストア・コプロセッサのアレイのいずれか(データアールまかけスクラッチ・アレイ)から取られる。

2)出口データストア流取り(RDDNDS):CLP により出口データストアからデータを流取り、データス トア・コプロセッサのアレイの1つに入れることができ る。流取りは、出口データストアに対して、クォドワー ド単位の倍数でのみ発生する。

3) 入口データストア書込み(WRUPDS): CLP により入口データストアへデータを書込むことができ る。読取りは、入口データストアに対して、クォドワー ド単位の倍数でのみ発生する。

4)入口データストア読取り(RDUPDS):CLP により入口データストアからデータを読取ることができ る(クォドワード単位の倍数でのみ)。

る(フォトツード単位の指数 Cのみ)。 取り (R D M O R E D N): 出口データストアからのか 取り (R D M O R E D N): 出口データストアからのい トウェア・プシスト読取り。R D M O R E D N は 後の説取りが停止したところからフレームの意取りを続 け、データをデータブールに置く、データはデータブールに移されるので、ハードウェアは、読取られているで 置を確認するためツイン・バッファからリンク・ボイン タをキャブチャする。このアドレスは、ツインが尽きて、 だぬツインが振りたり、全続初の R D M の R E D N 要求のためハードウェアにより用いられる。データブールの内容はツインの内容のマップなので、データブールの内容はツインの内容のマップなので、データブールの内容はツインの内容のマップなので、データブールの内容はツインの内容のマップなので、データブールの内容はツインの内容のマップなので、データブールの内容によりドータブール内のデータの位置が管理され

6) 入口データストアからの他のフレーム・データの説 取り(RDMOREUP): 入口データストアからのハードウェア・アシスト誌取り、RDMOREUPは、最 後の説取りが停止したところからフレームの意取りを続 け、データをデータブールに置く。データはデータブー ルに移されるので、ハードウェアは、読取られているフ レームの現在位置を管理し、フレームの次のデータ・バ ッファの位置を確認するためバッファ制師プロック領域 に維持されたリンクをキャアチャする。このアドレス は、データ・バッファが尽きて次のバッファが読取られ るまで、後続のRDMORE UP要求のためハードウェ アにより用いられる。コードによりデータアール内のフ レームのデータの位置が呼吸される。

- 7) リース・ツイン・バッファ (LEASETWI N): フリー・ツイン・バッファ (出口データストアで 新しいデータを作成するときに用いられる)のアドレス を返す。
- 【0053】制御アクセス・バス(CAB)コプロセッサ:このコプロセッサ28では、ネットワーク・プロセッサが、ネットワーク・プロセッサ・システル全体で、選択されたレジスタを制御することができる。システムが期化等のために特定のレジスタを初期化でき、システム診断やメンテナンスのため特定のレジスタを読取ることができる。
- 【0054】コプロセッサは、組み込みプロセッサ複合 体(EPC)Webアービタとインタフェースを取る。 アービタはCLPとWebウェッチ間の調停を行う。こ れによりCLPは全てWeb上で読取り、書込みができ え
- 【00551【CABコプロセッサは、CLPスレッドに 関してCABアービタと制御アクセス・バスにインタン エースを与える。スレッドは、CABのアドレス、デー 夕等、CABアクセスのオペランドをロードする必要が ある。その場合、CABにアクセスするプロトコルは、 CABインタフェース・コプロセッサにより処理ない。 CABインタフェース・コプロセッサは次のコマン
- ドを提供する。
 ・CABアクセス調停(WEBARB): CABへのアクセスを取得するためスレッドにより用いられる。アク
- クセスを取得するためスレッドにより用いられる。アク セスが取得されると、スレッドはCABを解放するまで CABの制御を維持する。
- ・CAB読取り/素込み(WEBACCESS): CA B及びCABからアクセスできる接続されたレジスタと の間でデータを移動する。PPU内の送信元と宛先は汎 用レジスタ(GPR)である。
- CAB優先使用(WEBPREEMPT): GFHス レッドによってのみ用いられ、これによりGFHは、1 回の読取り/書込みアクセスについて、CABがすでに 他のスレッドに与えられている場合でもCABの制御を 取得する。
- 【0056】チェックサム、データストア、エンキュ ー、CABの各コプロセッサのアーキテクチャ、動作に 関する他の詳細については、整理番号RAL99900 多の米国特計出順、"String Copy (StrCopy) Coproce ssor"を参照されたい。

【0057】ストリング・コピー・コプロセッサ22は CLPの機能を拡張し、データのブロックを移動する。 データは共有メモリ・アール内でのみ移動する。次のコ マンドが伸用できる。

 ストリング・コピー (Strcopy): このコマンドは、 アレイ間でデータの複数のバイトを移動するため用いられる。コマンドは、ソース・データ・ブロックとシンク・データ・ブロックの開始バイト位置及び移動するバイト放を渡さ。

【0058】カウンタ・コアロセッサ:カウンタ・コアロセッサ30は、全PPU間で共有できるカウンタ・マルサ30は、全PPU間で共有できるカウンタ・マルジャ(展布セザ)へのアウィスをバスフを通して提供する。コプロセッサは、全てのカウンタ・プログラムとインタフェースを取り、カウンタの更新を行う。スカラ・レジスタとコプロセッサを持つなっスース14間に第2FIFのバッファ78が置かれる。スレンドはそれぞれ自体のカウンタ・コプロセッサを持っているかのように動作する。このコプロセッサには分部(PPUに対して)アドレスデータ・バスが用いられる。これにより、外部バスを通してカウンタ・コプロセッサを使用するため2つ以上のPPUが開修を行えるようにシステムを実勢することができる。

【0059】スレッドは、カウンタ・コプロセッサを通 してカウンタの更新を要求し、カウンタ・マネージャが 操作を完了するのを待たずに処理を続けることができ る。カウンタ・コプロセッサはその要求をカウンタ・マ ネージャに適知し、カウンタ・アクセス・コマンドのオ ペランドを処理のためカウンタ・マネージャに減ぎ。カ ウンタ・コプロセッサには、PPUで動作する4つのス レッドにより発行されたカウンタ・アクセス・コマンド を入れる8ディーブ・キューがある。カウンタ・コプロ セッサは次のコマンドを得味する。

(10060月 カウンタ・アウモス (Ctr/access) は、カ ウンタを増分するかまたはカウンタに酸を追加する。コ マンド・オペランドは、カウンタ説列干(カウンタ・メ もりの形)、インデックスとよフセット、増分もしくは 追加コマンド、値フィールド、カウントの説取りもしく は書込み、またはオウント値の読取りをリリアである。 スレッドは、カウンタ・コプロセッサ・キューが一杯で なければ、コマンドの実行を体たない。

【0061】カウンタ・コプロセッサとその動作について詳しくは、整理番号RAL920000078US1の米国特許出願、"Coprocessor for Managing Large Counter Arrays"を参照されたい。

【0062】ポリシ・コプロセッサ:ポリシ・コプロセッサ32は、スレッドに関してポリシ・マネージャ(図 示せず)とのインタフェース74を提供する。スカラ・ レジスタとコプロセッサ実行インタフェース16間のF IFのバッファ76で実装される。アレイ・レジスタと
コプロセッサ・データ・インタフェース14間には第2
FIFのバッファ78が置かれる。スレッドは、このイ
ンタフェースを通してフレームの"カラー"の更新を要求
する。フレームのカラーは、ネットワーク・プロセッサ
の構成可能だっプロー制即機構の一部として用いられ、この機構によりフレームに対する処理が決定される。スレッドはボリシ・マーメージャが、ボリシ・コプロセッサを
介して結果を返すまで特機する必要がある。ボリシ・マ
ネージャは、このフレームがメンバーであるプローにつ
は、ボリシ制筒ブロックにアクセスする。オペランドに
は、ボリシ制筒ブロックにアクセスする。オペランドに
は、ボリシ制筒ブロックにアクセスする。オペランドに
は、ボリシ制筒ブロックにアウェスがある。遅される
結果はフレームがメンバーである。

【0063】CLP34、36はそれぞれ、コアロセッサ

・デステンタフェース16とコアロセッサ・データ・イ

ンタフェース14の2つのインタフェースを適してコア

ロセッサ12、20、22、24、26、28、30及

び32に接続される。これらのインタフェースの機能に
ついては図れて詳しく説明する。

【0064】PPU内のコプロセッサはそれぞれ、4 ピット・コプロセッサ部別千により誇列される。各コプロセッサが最大256の専用レジスクをサポートする。コプロセッサ付の専用レジスクは、0 乃至255の範囲の ピット・レジスク番号にか、前規列される、コプロセッサ番号(CP中)とレジスク番号の組み合わせにより、PPU内のレジスクが観明される、スカラ・レジスクアレイ・レジスクの2種項の専用レジスクがある。

【0065]レジスタ番号の乃至239はスカラ・レジス スタに子約されている。スカラ・レジスタは最小1ビット、殺大32ビットである。スカラ・レジスタのビット にはの万至31までの番号が扱られ、0は右端またはL SB (least significant bit)、31は左端またはM SB (most significant bit)である。32ビット未満 の長さのスカラ・レジスタは右揃えされ、残りのビット は非実装と見かされる。CLPが32ビット未満の長さ のスカラ・レジスタを記収るとき、非実装ビットの値は ハードウェアに依存する。非実装ビットへの審込みは無 効である。

【0066】レジスタ番号240乃至255はアレイ・ レジスタに予約されている。アレイ・レジスタは最小2 バイト、数大256バイトである。CLPはアレイ・レ ジスタを読収るか書込み、共有メモリ・アール44内で 一度に2パイト(ハーフワード)、一度に4パイト(ワード)、または一度に16パイト(クォドワード)パーティションをきる。

 る32ピット・ラベルで示されるように、32ピット・ レジスタと見なすこともできる。この意味でプログラマ は8欄の32ピット汎用レジスタを扱う。またプログラ マは別用レジスタを、0、1、2、、、 15の場合か 6の4ピット数として表される16ピット・ラベルに成 って、16ピット・レジスタとして扱うこともできる。 この趣味でプログラマは16欄の16ピット・レジスタ を扱う。

【0068】各コアロセッサに、ビジー高号フィールドからの情報を指摘するステータス・レジスタが含まれる。このレジスタは、所身のコプロセッサが利用できるか、またはビジー状態かどうかをプログラマに示す。コプロセッサ宛「コード・レジスタが図すの〇K/K、フログラマは、所身のコプロセッサがビジーかまたは利用できるか知る企製のある場合、この情報を指することができる。同様にコプロセッサ変・フンロセッサンステータス・レジスタが成得することができる。同様にコプロセッサディフィン・アンステータス・フィン・フィンのステータス・フィン・フィンのステータス・フィン・フィンのステータス・フィン・フィンのステータス・フィン・フィンのでできる。

(0069] 各CLPに次の16ビット・プログラム・ レジスタが含まれる。プログラム・カウンタ・レジス タ、プログラム・ステータス・レジスタ、リンク・レジ スタ、及びキー長レジスタである。タイムスタンプ・レ ジスタと乱数ジェネレータ・レジスタの2つの32ビット・レジスタも進動される。前記レンスタそれぞれにス カラ・レジスタ番号も与えられる。

【0070】プログラマから見た汎用レジスタは2通り 考えられる。プログラマは汎用レジスタを32ビット・ レジスタと見なすことができ、16ビット・レジスタと 見なすこともできる。

【0071】アレイ・レジスタは、アレイ・レジスタ番号を通してプログラマに知られる。

【0072】図4は、コプロセッサ実行インタフェース 16とコプロセッサ・データ・インタフェース14を通 してCLP34をそのコプロセッサ401に接続するインタフェース信号を示す。個々のワイヤ接続数は、個々の側当てアイテムの矢印の機にある番等バルに示してある。ここの部では、選択エブロセッサ20、2

2、...は、コプロセッサ識別子が、後述する操作に 応じて411、420、または429に現れるコプロセッサ離別子に一致するコプロセッサを表す。

【0073】CLP34は、実行インタフェース16に より、任意のコプロセッサ20、22、・・・上で3マ ンドの実行を開始することができる。コプロセッサ番号 411は、コマンドのターゲットとして16のコプロセ ッサのうち1つを選択する。CLTにより開始フィール ド410が論理1"になると、コプロセッサ番号411 により示される選供フロセッサ450が、6ビットの フィールド412により指定されてコマンドの実行を 開始する。Op引数413は、44ビットのデータで、 コプロセッサ450により処理されるようにコマンドと ともに渡される。ビジー信号414は16ビット・フィ ールドで、各コプロセッサ401に1ビットであり、コ プロセッサがコマンドを実行していてビジーか(ビット =1)または、そのコプロセッサがコマンドを実行して いない(ビット=0)ことを示す。これら16ビットは スカラ・レジスタに保存され、レジスタのビットのはコ プロセッサ0に、ビット1はコプロセッサ1に、以下同 様に対応する。OK/K.O.フィールド415は16 ビット・フィールドで、各コプロセッサ401に1ビッ トである。これは1ビット戻り値コードであり、コマン ドに依存する。例えば、コプロセッサ401に与えられ たコマンドが失敗に終わったか、コマンドが成功したか をCLP34に示すためこれを使用できる。この情報は CLPスカラ・レジスタ内に保存され、レジスタのビッ トロはコプロセッサのに ビット1はコプロセッサ1 に、以下同様に対応する。直接/間接フィールド417 は、コプロセッサ実行命令のどのフォーマットが実行さ れているかを選択コプロセッサ450に示す。直接/間 接=0のとき、直接フォーマットが実行されている。直 接/間接=1のときは間接フォーマットが実行されてい

(0074]コプロセッサ・データ・インタフェース1 4は3つの信号グループを考む。書込みインタフェース 419、420、421、422、424、 コプロセッサ内のスカラ・レジスタまたはアレイ・レジ スタにデータを書込むときに関係する。読取りインタフ エース427、428、429、430、431、43 2、433は、コプロセッサ内のスカラ・レジスタ84 またはアレイ・レジスタ86のいずれかの専用レジスタ 82からデータを読取をときに関係する。第3のグルー アレイ・レジスタの続取りと書込みの両方で用いられ 。読取りインタフェースと事込みインタフェース両方 に対する微製機能は、レジスタからレジスタへデータを移動するための同時読取り/書込みをサポートするよう に働く。

【00751書込みインタフェースは、書込みフィールド419を使用して、コプロセッサ番号420により示されるコプロセッサ450を選択する。書込みフィールド419は、CLP34が選択コプロセッサにデータを書込もうとするときに1に設定される。コプロセッサレジスタ窓所子421は、CLP34が選択コプロセッサの450に書込もうとすることをレジスタに示す。コプロセッサ・レジスタ説所子421は8ビット・フィールドで、よって256のレジスクがサポートもれる。の乃至239の範囲のコプロセッサ・レジスク講究子はスカラ・レジスタへの書込みを示す。240万至255の

タへの恵込みを示す。アレイ・レジスク書込みの場合、 オフセット・フィールド42 2 は、アレイ・レジスクの データ書込み機作の開始放き示す。このフィールドは8 ビットで、従ってアレイ内で256のアドレスをサポートする。データ出力フールドは8 ビットで、従ってアレイ内で256のアドレスをサポートする。データ出力フールドは、2ガロセッサ450 に書込まれるデータを入れる。これは128ビットの情報を一度に高込むことができる。書込み有効フィールド424は、コアロセッサ450がデータの受危をいつ終了したかをCLP 34に示す。これによりCLP34は、コアロセッサ4 50がデータを取る間、一時停止し、データを有効な状態に除つことができる。

【0076】説取りインタフェース14は、書込名インタフェース16と精適は飲ているが、データはコプロセッサから調取られる。説取りフィールド428は諸込みフィールド410に対応し、選択コプロセッサ450で説取り排除がいっ実行されるか示すためCLP34により用いられる。コプロセッサ番号説別デフィールド429は、どのコプロセッサ450が選択されているかを示す。レジスタ番号フィルド430、オフセット・フィルド431、及び諸取り有数フィールド433は、書込みインタフェースの421、422及び424に対応する。データスカフィルド432は、コプロセッサ450からCLP34へのデータを入れる。

【00 77】読取りまたは審込みの操作は、3つの長さ とを示すハーフワード、32 ビットが転送されることを示すハーフワード、32 ビットが転送されることを示すード、及び12 8 ビットが転送されることを示す。 タネドワードである。読取りテータ43 2 と恵込みデータ423は12 8 ビット議である。12 8 ビット未満のデータを送は右限とされる。信号 4 2 5 及び 4 2 6 は、データを送せて及を示す。16 ビットの転送は42 5 4 2 6 が乗れぞれ12 8 ビットの転送は42 5 と42 6 が乗れぞれ12 8 ビットの転送は42 5 と42 6 がそれぞれ12 6 ビッテされ。12 8 ビットの転送は42 5 と42 6 がそれぞれ12 0 で示され。12 8 ビットの転送は42 5 と42 6 がそれぞれ12 1 で示され。12 8 ビットの

【0078】 修飾フィールド427は、データ認取りまたはデータ書込みの操作で用いられる。コプロセッサは それぞれ、コプロセッサのハードウェア・デザイナにより定義された独自の方法でその意味を解釈する。これによりプログラは、読取りまたは書込みの操作のときにハードウェアに対して情報というと適由指定することができる。データストア・コプロセッサは、パケット・バッファのリンク・リストでパケット・バッファのリンク・リストでパケット・バッファのリンク・フィールドを省略することができる。

【0079】コプロセッサでタスクを開始した後、CL Pは、命令の実行を続けるか、またはコプロセッサでタ スクか完了するまで実行を中断することができる。CL Pが、コプロセッサ内のタスク実行と並行して命令の実 行を続ける場合、後の時点で、メイン・プロセッサ・ユ ニットによるWAIT T命令の実行のため、1つ以上のコ プロセッサでのタスク実行が完了するまで他の命令の実 行が中断する。WAIT命令は、形式によっては1つ以 上のコプロセッサ内でタスクが完了するまでCLP上の 実行を申断させる。その時点でCLPは命令の実行をWAIT命令に続く命令から再開する。他の形では、WAIT命令におり、特定のコプロセッサ内でタスクが完了するまでCLPの実行が呼断する。そのタスクが完了すると、CLPはコプロセッサからのIビット戻りコードを、WAIT命令からの1と・トともに振り、WAIT命令からの6年・トともに振り、WAIT命令からの6年・トともに続く、命令から命令の実行を再開するか、実行をプログラマにより指定された他の命令に分岐するか確認する。

【0080】コプロセッサ実育命付は、コプロセッサでのコマンド処理を真似るため、図1のコプロセッサ実行 インタフェース16の「開始信号を1に設定する。図5 万至8を参照する。コプロセッサ湾別千520は、命令フィールド500から設得され、開始信号を介して選択 コプロセッサを示す。6ビット・コプロセッサ・コマンドは命令フィールド501から取得され、どのコマンドの実行を開始するかを信号により選択コプロセッサはそのビジー信号をアクティブにしく1にする)、コマンドの実行をデオするまで1のままにしておく。コマンドの実行が完了するまで1のままにしておく。コマンドの実行が完了すると、この信号を0にする 号を読取り、ぞれらをそのスカラ・レジスタに入れる。コマンドの定行後、選択コプロセッサはどのステータス

【0081】再び図5万至図8を参照する。命令の非同 期実行フィールド502が0のとき、CLPはコンプ・ の完了を示すため、そのビジー信号を無効化する。その とき、CLPは命令のフェッチと実行を再間する。命令 の非同期実行フィールド502が1のとき、CLPは、 ビジー信号の状態にかかわらず命令のフェッチと実行を 続ける。

をスカラ・レジスタに入れる。

【0082】選択コプロセッサでコマンド処理が開始されると、CLPは44ビットの他のコマンド対応情報を信号によりコプロセッサに与える。この情報は、図5乃翌図8に示すように命令フォーマットに応じて4つの方法のいづいかで引き出される。

【0083】図5のコプロセッサ実行間接フォーマットは、上位12ビット523のコマンド情報を命令フィールド504から取得する。下位32ビットのコマンド情報524は32ビットの出りとスタ505から取得される。選択レジスタは、値10、2、4、...14)に別限された4ビット命令フィールド503により求められる。こうしてそのレジスタから32ビット・レジスタが選択される。CLPは信号を1に設定し、これが命令の間接フォームであることを選択コプロセッサに示す。【0084】実行命令の条件付きコプロセッサ実行間接

フォーマットを関6に示す。ここで命令は、満足した特定の条件をもとに図5と同じように実行さんる、条件を 類しない場合。命令は実行されない、命令は、CLP のALUコードをもとに実行される。条件(付き実行には 4ビットが使用され、その結果(の pつ アンドルで開着される。後ので考えられる64のコマンドのうち4つに対して条件付き実行が可能になる。他のコマンドは0と見なされる。よって長い待ち時間と思い待ち時間をしたした条件付き実行を実現することができる。コブロセッサ命命の条件付き実行は特に、カウンタ・コブロセッサの場所と関連するときに有弦である。

【0085】図7のコプロセッサ実行直接フォーマット は、下位16ビット527のコマンド情報を命令フィールド506から取得する。上位28ビット526のコマンド情報は0に設定される。CLPは信号を0に設定し、これが命令の直接形式であることを選択コプロセッサに示す。

[0086]条件付きコプロセッサ実育直接フォーマットを 図7と同じように実行されるように構成された形で図るに示す。 図ると同様、条件付き条行では、4ビットが使用され、その結果のpフィールドは2ビットに短縮される。よって、考えられる64のコマンドのうち4つに対けて条件付き実行の開送かる。

【0087】図りは、コプロセッサ特権命令のフィーマットを示す。CLPは、コプロセッサ・ステータス・レジスクで、命令フィールド600から取得された16ビット・マスクに対してビット単位でAND演算を行う。 結果が0でさい、のまり1つ以上のコプロセッサが現在まだコマンドを実行している場合、CLPは命令のフェッナと実行を中断する。ただし、前記AND演算の実行は、結果が0になるまで維持する。

【0088】図10は、コプロセッサ待機/分岐フォー マットを示す。コプロセッサ識別子フィールド601 は、コプロセッサ・ステータスの特定のビットがテスト されることを示す。例えばフィールド601に1がある とき、コプロセッサ・ステータス・レジスタのビット1 がテストされる。識別子フィールド601に15がある とき、コプロセッサ・ステータスのビット15がテスト される。テストされるビットの値が1で、対応するコプ ロセッサがコマンドの実行をまだ完了していないことを 示す場合、CLPは命令のフェッチと実行を中断する。 ただし前記の演算はテスト・ビットの値が0、つまり対 応するコプロセッサがコマンドの実行を完了するまで離 続する。この時点で、命令のOKフィールド602の値 と、コプロセッサ識別子601により選択された、スカ ラ・レジスタのコプロセッサ完了コードのビットの値に 店とて、2つの処理のうちいずれかが発生する。CLP は、下表に応じて、次のシーケンシャル命令のフェッチ と実行を再開するか、または分岐して、命令フィールド 603により示される命令アドレスから命令のフェッチ

と実行を再開する。

【表1】

602の値 選択コプロセッサ 選択コプロセッサ 完了コード・ビットの値=0 完了コード・ビットの値=1 0 分岐 次の命令 1 次の命令 分岐

【0089】コプロセッサ・ユニットでクスクを開始するときの命令の実行については、米国特許出願第548 109号、"Coprocessor Structure and Method for a Communications System Network Processor" を参照されたい。

【0090】本発明は、更に、各CLPの複数の命令実 行スレッド(それぞれ、処理中の別々のパケットに関係 する) それぞれの独立したプロセス及びデータ・アクセ ス時の待ち時間の処理に関する。実行スレッドはそれぞ れ独立したプロセスであり、スレッドがコプロセッサ・ ハードウェアにアクセスできるときに命令のシーケンス を実行する。ツリー検索コプロセッサは、パイプライン にされ、ツリー検索パイプラインで複数の実行スレッド がそれぞれ同時に、ただし異なるフェーズで (オーバラ ップして)アクセスすることができる。本発明は、好適 には、オーバヘッド 0 で複数の命令実行スレッドを採用 し、実行をスレッドからスレッドに切り替える。スレッ ドはキューにされ、共有メモリに対するアクセスが高速 に配信される。スレッドをキューにすることで、長い待 ち時間のイベントに対して優先順位が最大のスレッドを 可能な限り速く得ることができる。

【0091】前述のように、PPUはそれぞれ、実行ス レッド毎に1つ、複数の命令プリフェッチ・バッファを 含む。これらのプリフェッチ・バッファにより、アクテ ィブな実行スレッドにより命令の帯域幅が十分利用され ていないインターバル時、アイドル中の実行スレッドの ため命令のプリフェッチが可能になる。これにより、制 御が新しい実行スレッドに切り替わったとき、そのスレ ッドの命令プリフェッチ・バッファが一杯になりやす く、よって、実行に利用できる命令が足りないために新 しいスレッドがすぐ中断する可能性がなくなる。こうし て、命令メモリに対するアクセス優先順位は、現在実行 中のスレッドが最大の優先順位になり、現在のスレッド が中断したときに制御を取る立場にある実行スレッドが 第2の優先順位を与えられるように制御される。同様 に、実行キューの下端にある実行スレッドには、命令フ エッチ・アクセスで最後の優先順位が与えられる。

ッドに戻される、逆に他のスレッドにフル制御が与えられた場合。その他のスレッドは、ブロックされるまで削御を保つ。これにより待ち間間の短いイベントでのサイクルの爆転が握けられるが、1次実行スレッドが移ち時間の長いイベントに届くまでの時間に対してる。他の場合、複数の実行スレッドが対すり、1つのスレッドのPP以来行を他のスレッドのPP・以来行を他のスレッドのPP・以来行を他のスレッドのPP・以来行を他のスレッドのPP・以来行を他のスレッドのPP・以来行を他のスレッドのPP・以来行を他のスレッドのPP・以来行を他のスレッドのPP・以来行を他のスレッドのPP・である。待ち時間をもとに制御を割当てることについて詳しくは、処理影号RAL920000の8の米田新生闘第5年218号、「Netonidrocssor with Multiple Instruction Threads"を参照されたい。この割当てとスレッド実行制御の詳細は次のようになる。

【0093】コンピュータの電源が初めて投入されたとき、各CLPスレッドは初期化状態にある。パケットが プロセッサにディスパッチされると、対応するスレッド がレディ状態に変わり、その時点で実行サイクル要求を 開始する。

【0094】アービタが、アービタの論理関数をもとに ブール式に従って実行サイクルをスレッドに与える。サ イクルが与えられた場合、スレッドはレディ状態から実 行状態に移る。実行状態のスレッドは、待ち時間イベン トまたは処理されているパケットがエンキューされ、よ ってそのパケットに対するコードの作業が終了したこと が示されたため実行が中断するまで要求を出し続ける。 サイクルが与えられなくなると、これは他のスレッドが 制御を取ったことを示す。これは、アービタがサイクル を与えない唯一の理由である。ただし、これら2つの状 態のいずれか(レディまたは実行)で、スレッドは、パ ケット処理が終わりに達し、次のパケットがディスパッ チのためキューに入るまで、新しい実行サイクルを要求 し続け、待ち時間イベントで一時停止する。システムは そこで初期化状態に戻り、次のパケットを待機する。待 機状態は、待ち時間の長いイベントまたは短いイベント を扱う。どのイベントが発生するかにかかわらず、プロ セッサは中断し、アクティブなスレッドはデフォルトで 待機状態になる。スレッドはそこで、待ち時間イベント が完了するまで実行サイクルの要求を停止する。

【0095】スレッドを即期化状態からレディ状態に移 すのと同じディスパッチ操作により、スレッド番号がド IFのバッファに入り、第1パケットがディスパッチさ れるスレッドは、優先順位が最高のスレッドになる。後 のディスパッチ操作では、他のスレッド番号がFIFの に送られる。FIFのの優少順位が最大のスレッド番号

- は、待ち時間の長いイベントに出会うまでその位置にと どまり、その後、スレッドはFIFOの始めに戻り、最 大優先順位から最小優先順位のスレッドに変わる。待ち 時間の短いイベントによってスレッドがFIFOバッフ ァで優先順位を失うことはない。
- 【0096】スレッドがパケットの処理を終了すると、 パケットは、出力ボートに転送するためエンキューされ、スレッド番号がFIFOバッファから移される。
- 【0097】 雑しいパケットは、ハイレベル・コントローラ (図示せず) からディスパッチされる。このコントローラはストッドとプロセッサを選択して赤バケットを 短埋する。この決定により入力コマンドがFIFOパッファに适られる。また入力が状態機能に适られ、初期だれたからケーズ 水能に移行することが状態機能に适られ、根間では、パケットのディスパッチ先であるスレッド番号もコントローラからド FOのご義スを挙がある。
- 【0098】基本的に、実行を中断させるイベントは現 在のプログラムの流れで短い割込みになるイベントと長 い割込みになるイベントの2種類ある。短い割込みは、 プログラムの流れが変わったため命令プリフェッチ・キ ユーを再び埋める必要のある分岐命令により発生するこ とがある。或いはまた、プログラムはコプロセッサがプ ロセッサのローカル・メモリでデータ関連タスクを実行 するのを待機している間に中断することがある。この例 は、チェックサム・コプロセッサが、変更されたヘッダ フィールドで新しいチェックサムを計算する場合であ る。待ち時間が25プロセッサ・サイクル未満のとき、 イベントは、短い割込みと見なされる。待ち時間の長い イベントは通常、25を超える待ち時間を伴い、通常は 50プロセッサ・サイクル乃至100プロセッサ・サイ クルを超える。これらは全体のパフォーマンスに大きな 影響を与える。
- 確認する手段は他に多数ある。待ち時間の長さはプログ ラマが制御でき、その場合ハードウェアやその構成は確 認の際の要素にはならない。一方、しきい値レジスタを 25サイクルのしきい値で設定することもでき、その場 合、操作に必要になるサイクル数はハードウェアにより 確認され、その確認をもとに自動的な判断が行われる。 【0100】コプロセッサ命令は、プロセッサが実行す る命令の1タイプである。フィールドのビットの一部 は、どのコプロセッサが対象かを示す。1ビットによ り、特定の命令が待ち時間の長いイベントまたは短いイ ベントとして定義される。従って、プログラマは、同じ アクセスを2つ定義することができる。1つは待ち時間 の長いイベントとして、もう1つは待ち時間の短いイベ ントとして定義される。スレッド実行制御関数は、こう した待ち時間の長いイベントの影響を最小にするために 設計されている。よって待ち時間の長いイベントによ

【0099】待ち時間の長いイベント、短いイベントを

- り、フル制御が別の実行スレッドに切り替わり、待ち時間の短いイベントにより一時的にのみ他のスレッドへの 切り替えが起こる。
- 【0101】プロトコル・プロセッサ・ユニット(PP U)とコア言語プロセックの詳細は、当業者には別知の 動りであり、本部別の一部を構成しないが、それらは、 変更成いは実装することでネットワーク・プロセッサ・ システムを体のアーキアクチャの一部になっており、特 と連携する。本売明で有旧と個々のコプロセッサのアー キテクチャやプログラングを含めた詳細は、本売明の 一部を構成するものと見なされない。
- 【0102】まとめとして、本発明の構成に関して以下 の事項を開示する。
- 【0103】(1)ネットワーク・プロセッサのプログラミング機能を制御する組み込みプロセッサ液合体のオペレーションであって、該プロセッサ接合体は、複数のプロトコル・プロセッサ・ユニット(PPU)を含み、各PPUは少なくとも1つのコア言語プロセッサ(CLP)を含み、各CLPは少なくとも2つのコード・スレッドを持ち、各PPUはPPUの特定のタスクを実行する上で有用な複数のコプロセッサ及び複数の論理コプロセッサ・インタフェースを利用し、表々CLPと該プロレッサ間のアクエを実現する。オペレーション・ロッサ間のアクエを実現する。オペレーション・ロッサ間のアクエを実現する。オペレーション・ロッサ間のアクエを実現する。オペレーション・ロッサ間のアクエを実現する。オペレーション・ロッサ間のアクエを実現する。オペレーション・
- (2) 前記コプロセッサは、各CLPの複数のコード・ スレッドをサポートする専用コプロセッサを含む、前記
- (1)記載のオペレーション。
- (3) 前記コプロセッサは、ツリー検索コプロセッサ、 チェッタサム・コプロセッサ、ストリンプロビー・コア ロセッサ、エンキュー・コプロセッサ、データストア・ コプロセッサ、CABコプロセッサ、カウンタ・コプロ セッサ、及びボリシ・コプロセッサを含むブループから 選択をおな。前で(1) 定期のパレーション、
- (4)複数のスレッド間の優先順位を確認するためコプロセッサ実行インタフェース・アービタを含む、前記
- (3)記載のオペレーション。

ーション

- (5) データ・スレッド間の優先順位を確認するためコ プロセッサ・データ・インタフェース・アービタを含 む、前記(3)記載のオペレーション。
- (6)各スレッドと少なくとも1つのコプロセッサ間に FIFOバッファを含む、前記(3)記載のオペレーシ
- ョン。 (7) 前記F I F O バッファは各スレッドと前記カウン タ・コプロセッサの間にある、前記(6)記載のオペレ
- (8) 前記FIFOバッファは各スレッドと前記ポリシ ・コプロセッサの間にある、前記(6)記載のオペレー ション。
- (9)ネットワーク・プロセッサのプログラミング機能 を制御する組み込みプロセッサ複合体を含むネットワー

- ク処理システムであって、該検合依は複数のプロトコル ・プロセッサ・ユニット(PPU)を含み、各PPU は、それぞれ少なくとも2つのコード・ストッドを持つ 少なくとも1つのコア言語プロセッサ(CLP)と、前 記システムの根定のタスクを実行する複数のコプロセッ サ及び該コプロセッサのリソースにアクセスし各CLP と共有する複数のコプロセッサ・インタフェースと、を 今た」システム
- (10) 前記コプロセッサ・インタフェースは、各CL Pのコード・スレッドをサポートすることにのみ用いら れる、前記(9)記載のネットワーク処理システム。
- (11) 前記コプロセッサは、ツリー検索コプロセッサ、チェックサム・コプロセッサ、ストリングコピー・ コプロセッサ、エンキュー・コプロセッサ、データストア・コプロセッサ、CABコプロセッサ、カウンタ・コプロセッサ、及びポリシ・コプロセッサを含むグループから選択される、前記(10)記載のネットワーク処理システム。
- (12)各スレッドと前記コプロセッサのうち少なくと も1つの間にFIFOバッファを含む、前記(10)記 齢のネットワーク処理システム。
- (13) 前記FIFOバッファは各スレッドと前記カウンタ、コプロセッサの間にある、前記(12)記載のネットワーク処理システム。
- (14)前記FIFOバッファは各スレッドと前記ポリシ・コプロセッサの間にある、前記(12)記載のネットワーク処理システム。
- (15) 前記CLPのスレッドにより実行される特定の 操作命令を含み、該実行の結果、コプロセッサ・オペレ ーションを制御するコマンドが得られ、該コマンドは前 記CLPとコプロセッサ間のインタフェースを流れる、 前記(9)記載のネットワーク処理システム。
- (16) 前記命令は、特定のコプロセッサ・オペレーションの条件付き実行を可能にするように働く、前記(15)記載のネットワーク処理システム。
- (17) 前記命令により、前記システムが、特定のコア ロセッサ・コマンドに応答してデータにアクセスするた めの予測応答時間に従って、待ち時間の長いイベントと 待ち時間の短いイベントを識別し、アクティブなスレッ ドの実行が待ち時間の長いイベントにより中断したとき に他のスレッドにフル制御を与えるか、またはアクティ ブなスレッドにフル制御を与えるか、またはアクティ ブなスレッドに一時的制御をイベントにより中 断したときに他のスレッドに一時的制御を与える、前記
- (15)記載のネットワーク処理システム。
- (18) 複数のプロトコル・プロセッサ・エニット(P PU)を含む組み込みプロセッサ複合体内の命令の実行 を制御する方法であって、該プロトコル・プロセッサ・ ユニットはそれぞれ少なくとも1つのコフ言語プロセッ け(CLP)を含み、該CLPはそれぞれ少なくとも2 つのコード・スレッドを持ち、該方法は、該PUに対す

- る特定のタスクを実行するため、各PPUによる複数の コプロセッサの使用、及び該コプロセッサと各CLP間 のアクセスを提供する複数の論理コプロセッサ・インタ フェースの使用を含む、方法。
- (19) 前記PPUの複数のコード・スレッドをサポートする専用コプロセッサの使用を含む、前記(18)記載の方法。
- (20) 前記コプロセッサのJつ以上は、ツリー検索コ プロセッサ、チェックサム・コプロセッサ、ストリング コピー・コプロセッサ、エンキュー・コプロセッサ、デ ータストア・コプロセッサ、CABコプロセッサ、カウ シタ・コプロセッサ、及びポリシ・コプロセッサを含む グループから盗損される。簡単(19)記載の方法。
- (21) 実行スレッド間の優先順位を確認するためコア ロセッサ実行インタフェース・アービタが用いられる、 前記(20)記載の方法。
- (22) データ・スレッド間の優先順位を確認するため コプロセッサ・データ・インタフェース・アービタが用 いられる、前記(20)記載の方法。
- (23) 各スレッドと前記コプロセッサのうち少なくと も1つの間にFIFOバッファを提供するステップを含 た、前記(20)記載の方法。
- (24) 前記FIFOバッファは各スレッドと前記カウンタ・コプロセッサの間にある、前記(23)記載の方法.
- (25)前記FIFOバッファは各スレッドと前記ポリシ・コプロセッサの間にある、前記(23)記載の方法。
- (26) 前記CLPにより実行される特定の操作命令を 提供するステップを含み、該実行の結果、コプロセッサ ・オペレーションを制飾するコマンドが得られ、該コマ ンドは前記CLPとコプロセッサの間のインタフェース を流れる、前記(18)記載の方法。
- (27) 前記操作命令により特定のコプロセッサ・オベ レーションの条件付き実行が可能になる、前記(26) 記載の方法。
- (28) 前記実行は直接的または間接的である、前記 (27)記載の方法。
- (29) 新記システムが、特定のコプロセッサ・コマンドに関する子訓応答時間に使って、待ち時間の見いイントントと特も時間の強いイベントを認列し、アラネブなスレッドの実行が特ち時間の長いイベントにより中断したときに他のスレッドにフル制罪を与えるか、またはアクティブなスレッドの実行が持ち時間の個にイベントにより中断したときに他のスレッドに一時的制御を与える、命令を提供するステップを含む、前記(18)記載の方法。

【図面の簡単な説明】

【図1】2つのコア言語プロセッサとコプロセッサを持 つプロトコル処理ユニットを示す図である。


34.36 コア言語プロセッサ (CLP) 【図2】2つのコア言語プロセッサとコプロセッサがイ ンタフェースを取るプロトコル処理ユニットを示す図で 40 コプロセッサ実行インタフェース (CPE) アー ある。 ビタ 【図3】コア言語プロセッサと選択されたコプロセッサ 42 コプロセッサ・データインタフェース (CPD のインタフェースを示す図である。 アービタ 【図4】コプロセッサ実行インタフェースとコア言語プ 4.4 共有メモリ・ブール ロセッサを複数のコプロセッサに接続するコプロセッサ 56 命令メモリ データ・インタフェースを示す図である。 68 CABアービタ 【図5】コプロセッサ実行命令フォーマットを示す図で 74 インタフェース 76, 78 FIFOバッファ 【図6】コプロセッサ実行命令フォーマットを示す図で 80 汎用レジスタ ある。 82 専用レジスタ 【図7】コプロセッサ実行命令フォーマットを示す図で 84 スカラ・レジスタ ある。 86 アレイ・レジスタ 【図8】コプロセッサ実行命令フォーマットを示す図で 88 命令フェッチ/デコード/実行ユニット ある。 102 実行スニット 【図9】コプロセッサ待機命令フォーマットを示す図で 110 ツリー検索メモリ (TSM) アービタ ある。 112 フレーム・データ・メモリ 【図10】コプロセッサ待機命令フォーマットを示す図 401、450 コプロセッサ 413 Op引数 である。 【符号の説明】 414 ビジー信号 10 プロトコル・プロセッサ・ユニット (PPU) 419.420.421.422.423.424 書 12 ツリー検索エンジン 込みインタフェース 14 データ・インタフェース 421 コプロセッサ・レジスタ識別子 16 実行インタフェース 427. 428. 429. 430. 431. 432. 4 20 チェックサム・コプロセッサ 33 読取りインタフェース 22 ストリング・コピー・コプロセッサ 450 選択コプロセッサ 505 32ビット汎用レジスタ 24 エンキュー・コプロセッサ 26 データストア・コプロセッサ 520 コプロセッサ識別子 28 制御アクセス・バス・コプロセッサ 523 上位12ビット

【図5】


524 コマンド情報

30 カウンタ・コプロセッサ


32 ポリシ・コプロセッサ




【図1】




【図2】



[図7]



【図3】




【図6】 510 511 503 500 条件付き 1プロセッサ実行 (関接) 1110 CP R imm12 -CP# 3:0 0-4-Op 5:2 汎用 -6---Op 1:0 レジスタ -12-- Op引数 43:32 -32-Op引数 31:0 524


609 600 コプロセッサ待機 [110|0000]00000000 mask 16

【図9】

【図4】



[38]



【図10】



フロントページの続き

(72)発明者 ゴードン・テイラー・デイビス アメリカ合衆国グラ14、ノース・カロライ ナ州チャベル・ヒル、フランクリン・リッジ 97603

(72)発明者 マルコ・シィ・ヘッズ アメリカ合衆国Zで512、ノース・カロライ ナ州ローリー、ナンバー 308、グラン ド・メナー・コート 4109 (72)発明者 ロス・ボイド・リーベンス アメリカ合楽国27511、ノース・カロライ ナ州カーリー、ウィランダー・ドライブ

(72)発明者 マーク・アンソニー・リナルディ アメリカ合衆国27713、ノース・カロライ ナ州ダーハム、クイーンズバリー・サーク ル 1201

Fターム(参考) 58013 DD03 58098 AA10 GA04 GA05 GA07 GB09 GB14 GC03